PATENT ABSTRACTS OF JAPAN

(11)Publication number:

03-148697

(43) Date of publication of application: 25.06.1991

(51)Int.CI.

G09G 5/12 G06F 3/153 G06F 15/78 // G09G 5/18

(21)Application number: 02-210539

(71)Applicant: APPLE COMPUTER INC

(22)Date of filing:

10.08.1990

(72)Inventor: HOWARD BRIAN D

BAILEY ROBERT L

(30)Priority

Priority number: 89 392111


Priority date: 10.08.1989

Priority country: US

(54) COMPUTER WITH SELF CONSTITUTION VIDEO CIRCUIT

(57)Abstract:

PURPOSE: To use various monitors by providing a programmable video circuit for transferring video data from a RAM to the monitor so as to supply video timing signals to the monitor and displaying the video data on the monitor. CONSTITUTION: Under the control of a CPU 13, a memory decoding unit MDU 12 receives video request signals from an RBV 14 and sends RAM control signals to the RAM 11. The RAM 11 sends the stored video data to the RBV 14. The RBV 14 receives frequencies A-C from the frequency sources 18-20 of the three different frequencies A-C and sends timing signals to the montior 27. Also, the RBV 14 supplies the video data through a bus 29 to a video A/D converter(VADC) 26. The VDAC 26 receives dot clock signals, composite blanking period signals and composite video synchronizing signals through signal lines 30, 31 and 33 and sends the color signals of RGB to the monitor 27. The monitor 27 displays images and sends monitor identification signals to the RBV 14.



⑩日本国特許庁(JP)

⑩特許出願公開

母 公 開 特 許 公 報 (A) 平3-148697

動Int. CI. 5 識別記号 庁内整理番号 砂公開 平成3年(1991)6月25日 G 09 G 5/12 8121-5C G 06 F 3/153 3 3 0 A 8323-5B 15/78 5 1 0 D 9072-5B # G 09 G 5/18 8121-5C 審査請求 未請求 請求項の数 4 (全15頁)

図発明の名称 自己構成ビデオ回路を有するコンピュータ

②特 願 平2-210539

②出 願 平2(1990)8月10日

優先権主張 - 1989年8月10日匈米国(US) 19392111

⑫発 明 者 ブライアン・デイ・ハ アメリカ合衆国 94025 カリフオルニア州・メンロ パ

ワード ーク・マッケンドリイ ドライブ・328

個発 明 者 ロバート・エル・ペイ アメリカ合衆国 95128 カリフオルニア州・サン ホ

リー ゼ・ヴィア コドルニ・1458

①出 願 人 アブル・コンピュー アメリカ合衆国 95014 カリフオルニア州・カツバチー

タ・インコーポレーテ ノ・マリアニイ アヴエニュウ・20525

ツド

⑩代 理 人 弁理士 山川 政樹 外3名

明 細 書

1. 発明の名称

自己構成ビデオ回路を有するコンピュータ

2. 特許隋求の範囲

(1) モニターに表示すべき ビデオデータを供給 するためのブログラムを実行する中央処理装置(CPU)と;

前記ビデオデータを記憶するランダムアクセス メモリ(RAM)と:

前配モニターのビデオタイミング条件を設別する信号を受信し、これにより前配モニターの前配ビデオタイミング条件と両立するように構成され、前配モニターにビデオタイミング信号を供給すると共に、前配モニターに前配ビデオデータを表示するために、前記RAMから前記モニターへ前記ビデオデータを転送するブログラム可能ビデオ回路とを具備するコンビュータ。

(2) モニターに扱示すべきビデオデータを供給するためのブログラムを実行する中央処理装置(CPU)と;

前記ビデオデータを記憶するランダムアクセス メモリ(RAM)と:

前記モニターの種類を識別する信号を供給する 前記モニターに前記ビデオデータを表示するため に、前記 RAM から前記モニターへ前記ビデオデ ータを転送する手段と:

前記信号を復号し、前記モニターの前記権類と 関連する一組のモニターパラメータを選択するレ ジスタ手段と:

複数の周波数落準を供給する周波数額と;

前配信号に応答して、前記複数の周放数基準から、前記モニターの前記種類と両立するドットクロック信号を発生するドットクロック発生器手段と:

前記モニターからの信号により、ビデオタイミング信号が前記モニターの前記種類と両立するように構成され、前記モニターに対し前記ビデオタイミング回路とイミング信号を発生するビデオタイミング回路とを具備するコンピュータ。

(3) それぞれが、モニターの糖類を散別する信

特別平3-148697(2)

号を供給する様々な種類のモニターに表示すべき ビデオ信号を発生するコンピュータにおいて、

前記信号に応答して、前記モニターの前記種類と関連する一組のモニターパラメータを選択するように、ビデオデータを投示するために使用する前配モニターの前配種類のそれぞれと関連するモニターパラメータ情報を配像する記憶手段と:

前記記憶手段に結合し、前記モニターの前記程 類と関連するドットクロック信号を発生するドットクロック発生選手段と:

前記記憶手段及びドットクロック発生器手段に結合し、前記モニターの前記種類と関連するビデオタイミング信号を発生し、前記ビデオタイミング信号及び前記ビデオデータを前記モニターに結合するビデオタイミング回路とを具備するコンピュータ。

(4) モニターの種類を識別する信号を供給する 前配モニターにビデオデータを投示するコンピュ ータにかいて、前配ビデオデータを配位するラン ダムアクセスメモリと、前配モニターにビデオタ

への要望も高まつてきている。そとで、コンピュ ータメーカーは、ビデオ表示システムの性能と適 応性を向上させ、しかも観答に対してはコストの 低波をはかれるような方法を熱心に模架している。

一般に、パーソナルコンピュータの内部アーキ アクチャは、システムメモリや支援論理袋置を含 む同じプリント回路板に、中央処理袋遣(CPU) も収納するように錯成されている。との回路板を 一般に『マザーポード」という。従来は、ビデオ 図形表示機能を誰む場合には、接続パスインタフ エースを介してマザーボードに結合するスロット **に遵込むような構成になつているピデオカードを** 別途購入するのを余儀なくされていた。とのカー ドは、後に表示装置(すなわち、モニター)へ出 力されるビデオ表示データを記憶するために使用 される2ポートビデオランダムアクセスメモリ(VRAM)を含む。 ビデオカードのビデオタイミン グ回路は特定の1種類のモニターに合わせた構成 になつている。ナなわち、その種類のモニターに **限つてカードを使用でき、別のモニターには使用** イミング信号を供給し、前配識別信号に応答して 前記モニターの種類と両立するように前配ビデオ タイミング信号を自己構成し、前配 R A M から前 記モニターへ前配ビデオデータを転送して前配モ ニター上に表示させるビデオ回路とを具領するコ ンピュータ。

3. 発明の詳細な説明

[産業上の利用分野]

本発明は、デジタルコンピュータ表示袋筐と関連するビデオ回路の分野に関し、特に、CRT モニターに表示すべきビデオ信号を発生するマイクロブロセッサペースコンピュータシステムに関する。

(従来の技術及び発明が解決しようとする問題 点)

今日、マイクロブロセッサペースのパーソナルコンピュータ (PC)は教育・科学・ビジネス・そして家庭の各方面で広く利用されている。パーソナルコンピュータの利用範囲がますます広がるにつれて、さらに高速で、融通性に言むビデオ機能

できないのである。とのような従来の方法は原型 の Macintosh』 シリーメのコンピュータな どの機械で通常採用されていたし、今日でも広く 使用されている。

しかしながら、別個のビデオカードを使用する というととにはいくつかの重大な欠点がある。♪ そらく、最も根本的な限界は、コンピユータに接 **鋭する表示装置、すなわちモニターの種類どとに** 異なるビデオカードが必要であるか、又はモニタ ーを変えると色に何らかの方法により(たとえば、 様々なセレクタスイツナを操作することにより) システムを再構成しなければならないということ であろう。 たとえば、 15インテポートレートカ ターモニターに面像を発生させるために利用され るコンピュータが1種類のビデオカードを必要と ナるならば、9インテ白県スクリーンに結合する ものは別のヒデオカードを必要とするのである。 従つて、モニターが変われば、それに適合するビ デォカードが必要になるので、結局は、ユーザー に与えられる融通性を低下させることになる。

持開平3-148697(3)

以下の説明からわかるが、本発明は、コンピュータに接続するモニターの種類ごとに、それに関連して、別個のビデオカード又はその他の形態をとる異なるビデオ回路を使用する必要をなくすものである。すなわち、コンピュータの内部ビデオ回路を再構成せずに、多様な種類のモニターを使用できるのである。

本発明は、まず、使用するモニターの種類を識別し、次に、使用するモニターの種類にして、複数応じて、使用するモニターの種類にして、自己構成ビデオ回路を使用することによって、とれを実現する。それらのパラメータは、その本発明によれば、ビデオ回路を置換える必要なく、多種多様なモニターへの接続が可能になる。そのおりには、モニターを変えるときのカードの変更や、セレクタスイッチの操作、スにものでは、できる。

について説明する。以下の説明中、本発明を完全に理解させるために、クロック周放数、レジスタのサイズ、ビット指定などの数多くの事項を特定して詳細に挙げるが、そのような特定の詳細な事項を含まずとも本発明を実施しりることは、当業者には自明であろう。また、場合によつては、本発明を無用にわかりにくくするのを避けるため、周知の回路をブロック顧図の形態で示すときもある。

以下、Apple Computer 製造の Macintosh Iciコンピュータに基づく好ましい実施例により本発明を説明するが、言うまでもなく、その他のコンピュータでも本発明を実施できること及び本発明の感旨から造脱せずに数多くの変形を実施しりることを理解すべきである。

第1図に関して説明する。第1図には、本発明の一般的に好ましい一般化プロック額図が示されている。コンピュータシステム10は、多額多様・な投示モニターに対しビデオ投示信号を供給するRAM ペースビデオ袋艦(RBV) 1.4 を含む。

[問題点を解決するための手段]

多様な種類のモニターへの接続を可能にする自己構成ビデオ回路を有するコンピュータを説明する。 このコンピュータは、それが結合されたモニターの種類を自動的に感知し、次に、モニターに互換性をもつビデオ倡号を供給するように内部回路を構成する。

一実施例においては、本発明のコンピュータは、モニターに設示すべきビデオデータを供給するためのプログラムを実行する中央処理装置(CPU)を含む。データは、コンピュータ内のランダムアクセスメモリ(RAM)に配慮される。モニターはビデオ回路に識別信号を供給し、そこで、ビデオ回路は、モニターへの表示のために、適切なビデオタイミング信号とビデオデータの双方をモニターに供給する。識別信号は、モニターの条件に従つてビデオ回路を構成するために使用される。

[宴施例]

多種多様 なビデオ表示モニターへの接続を行う ための自己構成ビデオ回路を有するコンピュータ

RBV 14 は2つの基本的な部分、 ナなわち、 様々に異なるモニターに対し同期信号とデータを供給するビデオ部分(好ましい実施例では、 RBV 回路は4種類のモニターを支援する)と、 汎用インタフエースアダプタ(VIA)をエミユレートする部分とから構成される。

VIA 部分は、種々の入力及び出力の制御、ビデオ制御、RBV ナップ試験モード並びに割込み処理のために使用される複数のBビットレジスタを含む。CPU13 は、ビデオ部分が使用する32ビット RAM データパスとは別のBビット両角はデータパスを介して、それらのレジスタと過信する。これにより、別個のRAM データパスにかけるビデオ部分のアクテイビティとは無関係に、レジスタへのアクセスが可能になる。概して、RBVのVIA 部分は本発明の理解に重要ではない。従つて、VIA 部分については、本発明を理解する。上で助けになる案子に限つて説明する。

RBV 裝置 1 4 は、金属酸化物半導体(MOS) 工程、特に相補形金属酸化物半導体(CMOS) 技

持開平3-148697 (4)

術を使用して、無稜回路(IC)として製造される のが好ましい。

RBV14 セメモリ復号装置(MDU)12 及びランダムアクセスメモリ(RAM)11と関連して動作する。MDU12 は メモリ制御装置として機能し、RBV14 による RAM11 へのアクセスの優先順序を決定する。MDU12 は CPU13と、RAM11 と、ROM47 と、入出力装置45(第2図を参照)との間に互換インタフエースを構成するように設計されている。一般的に好ましい実施例にかいては、CPU13 は Motorala Corporation 製造の MC68030 マイクロブロセッサである。

RAM11 は 少なくとも1つのダイナミックメモリ (DRAM) のパンクを有し、32ビットパス線21を介してRBV14 に結合している。RAM11 は、MDU12 により直接駆動される2つの別個の RAM パンクを有しているのが好ましい。MDU12 は割御線52を介して RAM11に結合しており、RBV14 と MDU12 は信号線22~

調整可能なクロック値を使用しても良い。

RBV14 はビデオデータ を パス29を介して ビデオデジタル/アナログ変換器(VDAC) 28 に供給する。 VDAC 26 はカラールックアップテ ーブル(CLUT)と、好ましい実施例ではBroo ktree Corporation 製造の Bt 478デバ イスである DAC とを含む。VDAC 2 6 は、ド ツトクロック信号と、複合帰線済去(CBLANK) 信号と、複合ビデオ同期(CSYNC) 信号とを R BV14 から伯号離る0 ,31 及びるるをそれぞ れ介してさらに受信する。とれらの信号は使用す るモニターの種類に従つて変わり、モニタースク リーンにおけるデータのビデオタイミングを脳皮 するために使用される。 VDAC 28 は赤,母及び 労(RGB) のカラーアナログビデオ信号を信号 組3 8を介してモニター 2 7 に供給する。モニタ - 2 7 は、RBV14 から、 ビデオタイミング水 平阿期(HSYNC) 信号及び垂直同期(VSYNC) 信号、もしくは複合同期(CSYNC)信号 をさら **に受信しても良い。モニター21はモニター歳別**

25を介して互いに通信する。後述するが、RAM 11 に記憶されているビデォデータに対する初期アクセスは5つの CPU クロックを要し、その後に、2クロックのパーストアクセスが使く。内部構成をいえば、MDU12 は、RBV14から供給されるビデオ要求信号に関係するRAM11 のパンクムの制御と関連する状態侵機及びアドレスマルチブレクサを含む。

ドットクロック発生に関する関放数タイミングは3つの別個の関放数算18~20から得られる。 これらの関放数額は、それぞれ、1つの特性関放数で動作する水晶発掘器回路である。 湖放数源18~20は信号線37~39を介して RAM ペースビデオ装置14にそれぞれ結合している。 複数の固波数基単入力を使用するのは、本発明のコンピュータを様々に異なる種類のモニターに適合させる方法の1つである。3つの周波数源が示されているが、4つ以上利用しても、本発明の融資から外れることはない。あるいは、別個の周波数源18~20の代わりに、単一のブログラム可能な又は

(ID) 信号を信号線 3 5 を介して RB V 1 4 に供給する。

先に述べた通り、一般的に好ましい実施例は4 種類の表示モニターを支援する。 それらのモニターのうち1台は RBV 14 により直接駅動される。 残る3台は VDAC16 を介して駅動される。 それぞれのモニターの種類は、あるいくつかのの英されるでは、からにより、適切な面素クロックと同期タイス・とれにより、適切な面素クロックと同期タイス・シグのパラメータが自動的に設定される。 一般的に本発明の好ましい実施例が支援する 4種類のモニターは、9インナ Macintosh 8E (Mac SE) と、Apple 11-G8 モニターを変形したび13インナカラーモニターと、15インテポートレートモニター(白/黒又はカラー)である。

ポ 1 換は、信号線 3 5 の 3 ビットモニター I D ビンにより選択されるモニターの概要を示す。 尚、 組込みの 9 インチ 8 B モニターの駆動については、 RBV チップに別のビンを設けている(第 1 図に

特閒平3-148697(5)

は図示せず)。

第 1 段

RRV	チップ	£=9-	-63-	6 =\$	1					
FOR E KY			ID2	IDI	選択されるモニター					
	- GND	0	0	0	モニター支援なし(組込み の9インテSEモニターを 駆動)					
	GND	O	0	1	15インテポートレートモニシー(日/県)					
Mac	GND	0	1	0	変形Apple 11-G8 モニ					
SE	GND	0.	1	1	モニター 支援なし(組込みの 9 インサ S E モニターを駆動)					
	GND	1	0	0	モニター支援なし(組込みの 9インチSEモニターを駆動)					
	GND	1	0	1	15インチポートレートモニ					
Ì	GND	1	1	0	Mac 11 12 インチ白/無及 び13インチカラー					
	GND	1	1	1	外部モニターなし(組込みの 9インチSBモニターを駆動)					
	- +5V	0	٥	0	モニター支援なし(ビデオ)					
	+5V	0	0	1	15インチポートレートモニター(白/黒)					
44-0	+5V	0	1	0	変形Apple 11-GS モニ					
他の 全での CPU	+5 V	0	1	1	モニター支援なし(ビデ オ停止)					
	+5V	1	0	0	モニター支援をし(ビア オ停止)					

RBV14 は、根能の上では、集積回路としてマ サーポードに組込まれているにもかかわらず、別 個のビデオカードと同等に動作する。との機能性 を得るために、パスパッフア44により、システ ARAM のパンクAを CPUデータパス50から 選択的に遮断しても良い。とれにより、RBV14 によるパンクAの RAM パス21を介するパンク Aへの単独アクセスを実行することが可能になる。 RBV は、各水平走査線のライブビデオ部分の間・ に不断のピデォデータの流れを表示モニター27 へ送るために、システム RAM のパンク 4 3 に記 娘されているデータを使用する。 RBV14 は、必 要なデータを求めて、必要とされた時点で MDU 12 に弥ねる。そとで、MDU12は、ゲータパス 2 1 を CPU データパス5 0 から遮断し、パンク Aの RAM43 から RBV14 の内部に位置する FIFO 54への8長語ページモードパースト競取 りを実行するととにより、それに応答する。パン ク43及び42は MDU12 により RAM 割御パ ス52を介して制御される。

. :	+ 5 V	1	0	1	15インテポートレートモニ ター(カラー)
	+5V	1	1	0	Mac 11 12インテ白/無及 び13インテカラー
Ļ	+5V	1	1	1	外部モニターなし(ビデオ 停止)

次に第2図に関して説明する。第2図は、RBV テップ14の詳細なブロック線図をコンピュータマザーボード40への接続と共に示す。図示するように、CPU13は ROM 47、入出力装置45、NUBUS 46及び VDAC 26 などの様々な装置にCPUデータバス50と、CPU アトレスパス65とを介して結合している。システムメモリはRAM の2つのパンク、すなわされている。パンタ B (42) により表わされている。パンク B (42) により表わされている。パンク B の RAM(42) は CPU データパス50に 直接続し、それに対し、パスパンファ44は CPU テッカら分離することができる。一般的に好ましい実施例では、パスパンファイ4は市販の74 P 245 パスパンファである。

ビデオパーストが進行中である場合、パンクA 43に対する CPU アクセスは遅延して、 CPU 13を有効に放速させる。との効果はモニターの サイメと、画常ととのピット数とに応じて変化す る。尚、RAM パンクAに対するアクセスのみが ビデオにより実行される。 R A M パンクBは CPU データパス50に直接接続しているので、CPU 13 は常にとのパンクを完全にアクセスでき、と れは ROM47 及び入出力装置 4.5 についても同 じてある。パンクB42なしで本発明を実施して も箆支えないとと、あるいは、パスパンファ44 の両側にさらに RAM パンクを追加した形で本発 **明を実行しても良いととは明白であろう。本発明** はパンクB42 なしでも正しく動作するであろう が、バンクB42 を追加すると、メモリの一部が CPU13専用となるので、コンピュータシステム 全体の効率と性能は向上する。

RBV14のビデオ部分は、16 × 3 2 ビット先 入れ先出し(FIFO) メモリ装置 5 4 を有する。 とのメモリ装置は、FIFO を RAM データ で充

特閒平3-148697(6)

埋された状態に保持するための論理と、そのデータを配列し且つシフトアウトするための論理とをさらに含む。 RBV14 は、データパス 21 に現功れるピアオデータをロードポインタ線5 5 を介してFIFO 5 4 にストローブするために使用る、ピアオデータは、ピッナ 5 3 をさらに含む。ピデオデータは、ピット版序配列接置 5 7 は信号線5 8 を介して、FIFO 5 4 からアンロードされる。配列接置 5 7 は信号線5 8 を介してシフトレジスタ 5 9 は、ピデオデータパス 2 9 に 投続する。シフトレジスタ 5 9 をアントアクタ 6 0 については以下に説明する。

ビデオPIPO 54 は、それぞれが8つの32ビット長昭を含む2つの半体に分割されている。一方のPIPO半体の最後のデータが使用され終わると(すなわち、13インチモニターの場合は面常どどに8ビットずつ、15インチモニターの場合には面索ごとに4ビットずつで先に3つの長野が

2 4を上げる。7番目の VID・LDバルスの立下 り焼の前に VID・REQ がハイになれば、MDU12 は、もり1 つの長暦(第8の長暦)を読取つて、 それを RBV にストローブした後にパーストを終 了させる。とれて、先に空であつた FIFO の 半 体は充填される。

そうしている間に、FIFO の 他方の半体で、 もう半分の8つのデータ長語(先のパースト観取 りの間にロードされたデータ)をパス58を介し てシフトレジスタ58に16ビットずつロードし ても良い。FIFO54の麻2の半体から8つの長 部がアンロードされた(すなわち、第2の半体が 空になつた)後、FIFOの麻1の半体からの の8つの長部(麻1の半体は先にビデオデータを ロードされている)がシフトレジスタ59にロー ドされる。との時間中に、FIFO54の第2の半 体(最前のロードシーケンスの間に空になつてい る)は、RAMパンクAから更新廃みのビデオデ ータを受信する。第2の半体は先に説明した通り に充填され、このブロセスの全てが再び練過され 使用されたとき)、BBV14はそのデータ要求出力級24(VID.REQ) を下げる。とのビデオ要求磁は、MDU12に、パスパッファ44を動作させることによりパンクAのRAMデータパス21をCPUデータパス50から適断することを命ける。また、できる限り早い時点で、データパス21へのRAMデータのページモードパースト説出しを開始させる。次に、MDU12は、RBVのビデオデータロード入力額23(VID.LD)を使用して、有効なRAMデータをRBV14へストローブする。ビデオデータロード入力額23はラッチ53を制御する。

VID.1D パルスの立下り増ごとに、RAMデータの1つの32ビット長語をラッチ53にラッチし、ラッチされたデータを FIPO 54 に配像し、次に、入力ポインタを FIPO の次の位置へ進ませる。データは、制御ラッチ53から出ている信号級55を介して、ビデオFIPO 54に入力される。6番目の VID.1D パルスの立下り端の後に、RBV はそのビデオデータ要求線(VID.REQ)

る。 すなわち、 FIFO 54の2つの半体は交互に RAM パンク A43 からデータを受信し、シフト レジスタ59にデータをロードするのである。

シフトレジスタ5 8 は、タツブセレクタ6 0 化結合する8つの出力タップを有する。データは、信号額3 0 に現われるドットクロック信号により、一度に1 ピットずつシフトレジスタ5 9 を経て進められる。8つの出力タップはシフトレジスタ6 0 にん 1 つかきのピットに対応するように(すなわち、2 つのピットに対し1 つずつ)、2 では でしてなる。それらのタップのりち1つ、2 ビデオアータは8つ全で使用することにより、ビデオアータは1 ピットずつ(2 ピットピデオ)、又は一度に4 ピットずつ(4 ピットピデオ)、又は一度に4 ピットずつ(4 ピットピデオ)、スは一度に8 ピットずつ(8 ピットピデオ)、ガータを出現させることができる。

言うまでもなく、出力タップに正しい原序でデータを出現させるためには、選択した函素ととの ピット数に応じて、16個のピットを正しい原序

特開平3-148697(7)

マッフトレジスタ59にロードしておかなければ ならない。とれはビット順序配列装置57の役割 である。この袋置はFIF054から信号額56に 沿つて踏を受情すると共に、信号額89に現われ ている画案ごとのビット数情報を受信する。1ビット/画業ビデオの場合は、殺後の出力タップの みを使用し、シフトレジスタの全ての16ビット は、16個の連続するドットクロックの後にその タップに現われている。

とれに対し、8 ピットビデオの場合には、8 つのタップを余さず使用し、1 6 のピットは、2 つのドットクロックの後に、既に、ビデオデータパス2 9 の8 本の出力線へ送り出されている。いずれにせよ、1 6 のピット全てがビデオデータパスへ送り出されたときに、次の1 6 ピットが FIPO 54 からシフトレジスタ5 8 にロードされ、 FI PO の出力ポインタは逸む。 この結果、最終的に、 PIFO のその半体は空になる。 その後、空になつた FIFO 54 の 半体を、 RAM データの別の8 8 長船パーストによつて先に設明したように充填

ている。

4 ピットピデオの場合には、ピットの配列はさ 5 に入り組んでいる。 図示する通り、 ピットは、 1 2 , 8 , 4 及び 0 のピットがタップ 0 からその 順序でシフトされ、1 4 , 1 0 , 6 及び 2 のピット トはタップ 2 からその 個序でシフトされ、1 3 , 9 , 5 及び 1 のピットはタップ 1 からその 順序で シフトされ、また、1 5 , 1 1 , 7 及び 3 のピット はタップ 3 からその 個序でシフトされるように 配列されている。

8 ピットビデオの協合には、8 つのタップ全で を次のように使用する。すなわち、タップのはピット8とピット0をその順序でシフトし、タップ 1 はピット9とピット1をその順序でシフトし、タップ 2 はピット10とピット2をその順序でシ フトし、タップ3はピット11とピット3をその 順序でシフトし、タップ4はピット12とピット 4をその順序でシフトし、タップ5はピット13 とピット5をその順序でシフトし、タップ6はピット14とピット6をその順序でシフトし、タッ しなければならない。

次に、館5図aから館5図d に関して投明すると、1ビット/画家、2ビット/画家、4ビット/画家、4ビット/画家及び8ビット/画家のそれぞれの場合について、シフトレジスタ53の内部におけるビットの配列服序が示されている。図から明らかであるように、1ビット/画案ビデオの場合、ビットの登しているというに、1でットビデオでは、データは出力データバス23の8本の出力線の中の1つで服次ロード又は前進されるととになる。バス23の残る7本の出力線はハイ状態とされている。

2 ピットピデオの場合には、奇数番号のピットは、タップ 1 で終わるシフトレジスタの左半分に位置し(すなわち、1~15の奇数ピット)、偶数番号のピット(すなわち、0~14の偶数ピット)は、タップ0で終わるシフトレジスタの右半分にロードされる。この場合にも、未使用のタップに接続した出力データパス級はハイ状態になつ

ブ1はピット15とピット1をその順序でシフト する。8ピットピデオでは、2つのドットクロッ ク周期の扱に、16のピット全てがシフトアウト され終わつている。

第5図 a から第5図 d に示すタップは、最上位 ピットが VID.OUT 7 に対応し且つ最下位ピッ トは VID.OUT O に対応するように、タップモ レクタBDを介してビデオデータ出力パス28(たとえば、VID.OUT) にそれぞれ結合してい る。1例を挙げると、8ピットビデオの場合、各 及掛は、ピット30が VID.OUT 6 に現われ、 ピット29がVID.OUT5、ピット28はVID. OUT 4、ピット2 7 は VID - OUT 3、ピット26 は VID.OUT 2、ピット25は VID.OUT 1、 そしてピット24は VID.OUT 0 にそれぞれ現 われるのと同時に、ピット31が VID.OUT 7 に現われるようにシフトされるのである。 1 ピッ トビデォは出力ピン VID.OUT 0 K現われ、V ID.OUT 1 から VID.OUT 7 はハイ状態に保 持される(1として現われる)。RAM からの長

特開平3-148697(8)

翻は、それぞれ、モニタービームが左から右へ進 むにつれて、ビット31から始まり、途切れずに ビット0まで VID.OUT 0 ヘシフトアクトされる。

RBV 14は、RAM43 からの8つの長野から 成る入力データを受入れることができる状態とな つたときに、VID.REQ 信号敲 2 4を下げる。

LD ストローブの終了後の任意の時点で現われる)を待つ。

RBV 装置14 はスクリーンマンピング又はビデオアドレスに関する情報を有しておらず、単に、要求時にメモリ制御装置が RBV に正しいデータを、多くの場合に B 長語のグループとして提供すると想定するのみである。各垂直同期パルスの終了時に、RBV14 は、2つの水平同期借号の間の時間だけ、VID・RES 離25を下げる。メモリ制御装置12はこの信号を使用して、ビデオアドレスカウンタをフレームバッファのスタートまでリセットして戻す。

同様に、メモリ制御製酸12はビデオ回路又は そのパラメータに関する情報を有していない。VID・REQ 信号般がローになるのを感知すると、メモリ制御鉄健は、現在のパンクARAM サイクルが終了するまで特徴し、サイクル終了使は、RAM パスパッファに3状態をとるより報知することにより、データパス21を CPUデータパス50から週新する。次に、RAM のページモードパー その時点から、RBV はメモリ制御装置 12 がデータをストローブインするのを待つ。メモリ制御装置 12は、VID.LD 信号線 23 を使用してデータをストローブインする。RBV はビデオデータが到着するのを無限に待つている(ただし、十分に長い時間待つたならば、最終的には、FIFOの旧データを再びシフトアウトし始める)。RBVはストローブインされた任意の数の長語を受入れるのであるが、余りに多くの長節がストローブインされる場合には、そのデータはまだシフトアウトされていないデータを最終的にはオーバライドし始める。

6 度目の VID.LD ストローブの後、RBV 14 は VID.REQ 信号線 2 4 を上げる。これは、次の8つの扱節に対する要求が既に始まつている場合でも超こる。7 度目の VID.LD ストローブの終了前に VID.REQ 信号線 2 4 が上がつてしまつていれば、MDU 1 2 はさらにもう1つの長 暦(第8の長暦)を RBV 装置へストローブし、その後、次の VID.REQ 信号(7度目のVID.

スト読取りを開始する。

尚、MDU12 と RBV14 との相互作用のた めに必要とされる信号譲は3本(VID,REQ , VID.LD 及び VID.RES) のみであるという ことに注意すべきである。 RBV14 は、 メモリ 又は MDU に関する情報を記憶しない。同じよう に、MDU12 はビデオに関する情報を得る必要 はない。それぞれの装置は、単化、上述の3線ハ ドシェーキング方式に従つて相手の整備と通信 するだけである。との特徴によつて、システムの 構成が大幅に簡単になると共に、MDU と RBV の双方の袋屋の内部構造も単純になる。さらに、 システムの融通性も向上する。ハンドシエーキン グ方式を維持している限り、MDU に影響を与え ナに、RBV の代わりに別のビデオ装置叉はDMA - from - RAM 鉄屋を使用できるであろうし、 あるいは、 RBV 化影響を与えず化、メモリアド レスと掲成を変更することも可能であろう。

MDU12 は、CPU クロック周期 1 つ分だけその VID.LD 信号線を下げることにより、パース

特開平3-148697(日)

ト院取りの各長部を送信する。 MDU はペーツモードパーストを無限に継続する一ただし、 VID. REQ 信号線 2 4 が ハイ状態に戻つたのがわかつた後に、唯一回、院取りを停止する。 ビデオパースト 記取りのために MDU12 が 供給するアドレスは、アドレス 8 0000 0000 から始まり、それぞれの VID.LD にかける 1 つの長節ごとに増分する。 これは、 VID.RES 信号線 2 5 がローになつたことを MDU 12 が感知するまで、(メモリ制御装置内部の 2 4 ピットカゥンタを使用して) 続く。 VID.RES (ビデオリセット) がローになると、 MDU12 内部のカウンタは 80000 0000 にリセットされる。

次に第4図に関して説明する。第4図は、RBV 装置と MDU の RAM 制御との相互作用を示すタイミング図である。VID.REQ 信号線の 信号の 選移101 は、RAM43 から FIF054 へのビ デォデータ転送のブロセスを開始させる。尚、R AM43 が CPU13 と共に現在 RAMサイクルに かかわつている場合には、MDU12 は、パスパツ

終了する。続いて、オフに保持されていた CPU RAM サイクルの貌をが時点108 から始まる。 ただし、VID·LD の次の正に向かり遷移のとき に VID.REQ がハイになつたことをMDU12 が 検出した直後に、釿たなビデオ要求を開始すると とができる。とのことは、第4図に、ローへ向か り進移を扱わす点離109 にょつて示されている。 前述のように、ビデオシフトレジスタは16ピ ットの長さであり、 2 ピットどとにメップが設け られている。8ピットピデオの場合、全てのタッ プを使用し、2つの画像クロックの後に、1つの タップに16個のデータビットのそれぞれが現力 れる。新たなデータがロードされなければ、最後 のタップから1 がシフトされる前にさらに140 面君クロックを必要とする。(シフトアクトされ る旧データビットと置換えるために、1がシフト インされる。)

水平帰線消去が始まると、ビデオシフトレジス まはシフト動作を完了するので、使用中のタップ の1つに、16個のデータビント金でが16個の ファ 4 4 に 3 状顔をとらせるための報知に先立つて、 RAM サイクルが終了するまで待機する。

図示するように、新たな CPU RAM RAM サ イクルは時点102 で始まつているが、VID.R EQ 信号級24はローに遷移しているので、CPU サイクルは8段筋ビデォパーストにより20クロ ックの長さだけォフに保持される。ビデオ観取り サイクルの開始は時点103 で起こる。VID.REQ 信号般の信号がローに遊移してから少なくとも5 クロックの役、RAM パンクA に配憶されている データはFIPO 54 ヘストロープされ始める。ビ デォデータの第1の長餅は VID.LD の信号の正 に向かり遷移104 のところてロードされる。 105 の時点で VID.REQ の信号がハイに遷移 すると、MDU は、VID.LD の次の正に向かう 遺移の時点で、もう1部分のビデオデータを供給 するように参告される。図示する通り、ビデオデ ータの最後の語は106 で示す遷移のときにロー **ドされる。**

ビデオパースト銃取りサイクルは時点107 で

1ピット画素、又は8個の2ピット画素、又は4 個の4ピット面常、又は2個の8ピット面案の形 題をとつて現われる。 水平帰線 慎去は シフトレジ スタへの新たなデータのロードを阻止するのであ る。しかしながら、ドットクロックによりクロッ クされているために、常にシフト動作しているシ フトレジスタは、完全に1で充塡されるまで、旧 データをシフトアウトし続ける。 RBV14は、8 ピットモードのときはJ4面煮クロック、4ピッ トモードのときには12両素クロック、2ピット モードのときには8面象クロック、そして、1ピ ットモードのときには0面素クロックのそれぞれ の長さだけ、旧データを送り出し続ける。その時 点から、シフトレジスタは、再び新たたデータを ロードされるまで、全ての1をシフトナる。 Ma ciatosh SE は1 ピットビデオのみを使用する ので、帰継情去開始後、シフトアウトすべき旧デ ータは存在しない。 その他のコンピュータにおい ては、信号線 6 1 (第2図を参照)に供給されて、 VDAC26 に入力される複合帰額所去信号(CB

特問 平3-148697 (10)

LANK)がスクリーンに旧データが現われるのを 阻止する。

極直帰顧所去は、水平帰顧所去開始で、FIFO 54 にパンク&43からのさらにもう1回の8 日本のグータがロードされた後にはロードされたまつの投版はシフトレジスタ59にはいたでは、シフトレンスタものでは、シスタはした後に、一番では、シスタはリセントを通り、RES はなかのでした。 MDU のほがおいているのとが、MDU のほが、FIFO 54 にはらのとなが、タイプととは扱わる。 全部は、ライブとは扱わる。

ビデオ同時使号(HSYNC, VSYNC, CSYNC 及び CBLANK を含む)を発生するのは、ビデオ カクンタ装置 6 9 である。ビデオカクンタ装置 69

タルコードを介し、モニターの種類の識別(ID) を与える。本発明においては、モニター 2 7 のID ビンは 3 ピント信号線 3 5 を介してモニターパラ メータ用レジスタ 7 1 に結合している。モニター の種類は信号級 8 7 を介してビデオカウンタ装置 6 9 と、MUX 88 とへ送られる。モニターパラメ ータ用レジスタ 7 1 は、面素 ごとのビット数情報 を付号級 8 9 を介してビデオカウンタ装置 6 9 と、 ビット順序配列部 # 5 7 とに供給する。

ソフトウエアによりモニターパラメータ用レジスタ 7 1 のモニターの種類を飲取るととができると共に、面累ごとのピット数を同じレジスタから 税取るか又は同じレジスタに各込むととができる。 3 ピットのモニター I D 種類の復号の結果、 4 つの固定したパラメータセット ー 支援するモニターごとに 1 セットずつ ー の中から 1 つが悪沢 これる。 それらのパラメータはチンプにかいて「 へ とりィード」されて、 H8 YNC, V8 YNC などの信号を発生させる。 プログラム可能な唯一のパラメータは面累ごとのピット数である。


は、当該技術ではビデオタイミング信号を発生するのに使用するためのもしして良く知られてかる種類の一連のブログラム可能多項式カウンタから構成される。ビデオカウンタ袋盤69のビデオカウンタは、モニターの種類と、延常ごとのビデオト数条件とを与えられれば、ビデオカウンタ装置69は関連する宏示袋健、すなわちモニターに対しいタイミング信号を供給することができるといり窓味で、自己雑成形である。

次に、第3図に関して説明する。 第3図は、 標準の水平タイミング放形と低低タイミング放形を 扱わし、水平帰線消去と、 ライブビデオと、 水平 同期信号と、低低帰線消去と、 極直 ライブビデオ の走空線と、 垂直同期信号との関係とを示してい る。 当業者にはわかつている通り、 水平タイミン グ及び垂直タイミングと関連するパラメータは、 使用する表示装置、 すなわちモニターの種類によ つて異なる。

とのビデオシステムが支援しているモニターは、 一組の外部信号線、ナカわちビンに現われるデジ

別の実施例では、モニターパラメータ用レジスタ 7 1 又はそれと同等の装置を完全にプログラム 可能としても良い。そのようにすることにより、多数の表示パラメータを設定する能力がシステム たかし、唯 1 つ、 レジスタ 7 1 の内部記憶容量の大きさだけが限定される。その場合には、モニター I D ビットを書いる。その場合には、モニター I D ビットを書いたとによって、関連する表示接近に正しいパラメータの全てを提供することになるであろう。

次の表は、本発明の一般的に好せしい拠値例が 支援する4種類のモニターについて、RBV によ り供給される関連タイミングパラメータ(第3図 に示したもの)をせとめている。



班 2 班	9 1ンナ 気形 12 1ンオン 日 15 1ンチ Apple Nac 11 15 1ンチ ボートレート 13 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1	LANK 1921-21 1281-21 2241-21 1921-21	ブレデオ (水平) 512 540 640		フロントボーチ(太早) 14・ 16 64 32	YNK 288 32 64 80	08 96 80 (本本) チーポクペッ	LANK 28x 23x 45x 48 x	アビデオ (垂直) 342 384 480 870	7V-A 370 407 525 918	フロントボーチ (報道) 0 1 3 3	TNC 4 3 3 3	パックボーチ (細菌) 24 19 39 42	19079 155672MHz 155672MHz 3024MHz 572832MHz	6383nS 6383aS 3307aS 17A57a8	ン選	- 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1
		HBLANK	317 KF#	72717	ソロントボーチ	HSYNK	パックボーチ	VBLANK	517¢7*	7N7V-4	フロントボータ	VSYNC	パックボーチ	17/1001	4	ライン強限	世界インド

特開平3-148697(11)

第6図をお照すると、様々な同期信号の相対タイミングが VID.RES リセット信号と共に示されている。第6図からわかるように、VSYNC の最後の2つの水平同期パルス周期の間で、ビデオカウンタ袋煙69はVID.RES 信号級25を下げて、メモリ制御装置12のアドレスカウンタをリセットする。とれば、46図の過移110の簡所で起こる。VID.RES は、VSYNC 信号がローからハイへ避移すると同時にハイに戻る。その後、ライブビデオの第1の定弦線の似がに、RBV14 は2つの8段器要求を実行するので、PIFO が充満した状態でフレームを開始することができる

先に述べたよりに、モニター27はパス線35 を介して3ピットの識別コードをモニターパラメータ用レジスタ71に供給する。そこで、RBV14 は、ビデオカウンタ装置69に対して、適切なビデオタイミングと同期パラメータを設定する。面素ごとのピット数情報も倡母線89を介してビット版序配列装置57と、ビデオカウンタ装置69

とに供給される。ビデオカウンタ装置69は、自 放技術では良く知られている種類の複数の多項式 カウンタを含んでいる。復号されたモニターの種 類に応じて、RBV はそれらのカウンタを、関連 するモニターについて第2数に従つたビデオタイ ミング信号を発生させるようにセットする。

モニターの種類に関する情報は信号線87を介してマルチブレクサ88にも供給される。コンピュータンステムに接続しているモニターの種類に応じて、マルチブレクサ88は、発掘器18,18により供給されるドットクロックと、発掘器20からのクロックを二分したクロックの3つ(それぞれ、30.2400MHz,57.2832MHz及び15.6672MHzに対応する)の中から1つを選択する。発掘器20からの分別クロックは信号線41を介してマルチブレクサ88に供給される。

たとえば、モニター線別コードはモニター27 が変形 Apple 11ーG。 BGB 投示装置であると とを示している場合には、MUX88 は、信号線30 を介して VDAC 26 と、シフトレジスタ59と、 ビデオカウンタ装置 6 9 とに供給すべきドットクロックとして、信号線 4 1 の対応するクロック信号(すなわち、15.6672 MHz) を選択する。(クロック発生器 6 6 は、発振器 2 0 から信号線 3 9 に発生される基準周波数を二分して、正しいドットクロック周波数を信号線 4 1 に発生するために使用される。クロック発生器 6 6 は、入出力装置 4 5 に対する入出力(1/0)クロックも発生する。)

それに対し、モニター世別コードは投示装置が12インチ白風又は13インチRGBのMac11であるととを示す場合には、MUX88は発援器18から信号線37に発生されている基準制放数(すなわち、30.2400MHz)を選択する。15インテポートレートモニターを使用しているのであれば、MUX88は信号線38に現われている発展器18からの基準制放数(すなわち、57.2832MHz)を選択することになるであろう。

第3次は、種々のモニターについて駆動又は停止されるビデオ信号をまとめたものである。

201 3 55÷

se.	モニター 政別 コート	選択される モニター	駆動される 信号	停止される 信号
0	000	91>78E	VID-0UT(0-7)	H8YNC=I
0	100		CBLANK	CSYNC=1
0	011		SE. HSYNC	
0	111		VSYNC	
0	001	15インナポート	VID-OUT(0-7)	SE.HSYNC=1
1	001	~→ ト(白/州)	CBLANK	CSYNC=1
0	101	(カラー)	HSYNC	
1	1.01		VSYNC	
0	010	変形 11-GS	VID.OUT (0-7)	SE.HSYNC=1
1	010		CBLANK	HSYNC=1
			CSYNC	VSYNC=1
0	110	12インチロノ孫。	VID-OUT(0-7)	SE. HSYNC-1
1	110	13イン チカラー	CBLANK	HSYNC=1
			CSYNC	VSYNC=1
1	000	ビデオ停止	なし	VID.OUT(0-7)=1's
1	100			CBLANK-0
1	011			CSYNC=1
1	111			SE.HSYNC=1
				HSYNC=1
				VSYNC-1
		l	l	

・第1図は、本発明を具現化したコンピュータシステムの一般化プロック線図、

第2図は、本発明の一般に好ましい実施例の静 細なブロック線図、

第3図は、様々なビデオタイミング信号及び関連するビデオタイミングパラメータを示す図、

第4回は、システム RAM からビデオ回路のビデオFIFO へ ビデオデータが転送される1メモリサイクルの間のビデオタイミング放形を示す図、 第5回 a は、1ビット / 面柔ビデオの場合に、使用するタンプと、シフトレジスタのビデオデータのビット配列服序とを示す図、

第5図bは、2ビット/画素ビデオの場合化、 使用するタップと、シフトレジスタのビデオデー タのビット配列刷序とを示す図、

第5図cは、4ビット/画素ビデオの場合に、 使用するタップと、シフトレジスタのビデオデー タのビット配列解序とを示す図、

第5図 d は、 8 ビット / 画章 ビデオの場合に、 使用するタップと、シフトレジスタのビデオデー

持開平3-148697(12)

尚、周波数型の数を増し及び/又は関連するレ シスタ及び信号線のサイズを拡張するという簡単 な方法で、さらに多くの数のモニターに対応でき るという点を了解すべきである。

従つて、実例の実施例に関連して本発明を説明してきたが、以上の説明を限定的な意味で解釈してはならない。との説明を診照すれば、当業者には、図示実施例の様々な変形並びに本発明のその他の実施例が明白となるであろう。 たとえば、それれのペラメータセットをハードワイヤリング する代わりに、複数のブログラマブルレジスタを使用しても及く、その場合、それぞれのモニターの種類と関連する各パラメータをソフトウエアによりセットすることができる。従つて、特許請求の範囲は本発明の趣旨に包含されるそのような変形又は変更を全て含むものと考えられる。

以上、多様な種類の表示モニターに適合できる 自己構成ビデオ回路を有するコンピュータを開示 した。

4. 図面の簡単な説明

タのピット配列順序を示す図、


第6図は、ビデオタイミング信号と、1つのライブビデオフレームを開始させるビデオリセット 信号とのタイミング関係を示す図である。

10・・・・コンピュータシステム、11・・ • • ランダムアクセスメモリ(RAM)、12・・ • • メモリ復号装置(MDU)、13 • • • 中央 処理装置 (CPU)、14・・・・RAM ペースピ デオ装置 (RBV)、18,19,20・・・・発 扱器、18・・・・ビデオデジタル/アナログ安 換器(VDAC)、27・・・モニター、40・ ・・・コンピュータマザーボード、42・・・・ RAM パンクB、 43・・・・RAM パンクA、 44・・・パスパップア、45・・・・入出力 装置、41・・・・ROM、53・・・・ラッテ、 54・・・・ビデオPIPO、57・・・・ピット 版序配列装置、59・・・シフトレジスタ、 60・・・・タップセレクタ、66・・・・クロ ック発生器、68・・・ビデオカウンダ袋屋、 71・・・モニターペラメータ用レジスタ、


持原平3-148697(13)

88・・・マルナブレクサ。


特許出版人 アブル・コンピュータ・インコーポレーテッド 代 理 人 山 川 欧 樹



図面の浄杏(内容に変更なし)



特間平3-148697(14)



特問平3-148697(15)

手統 補正 杏(方式) 平成 年 月 日 2.11.28

特許庁長官員

1. 事件の表示

平成2年 特許限 第210539号

2. 発明の名称

自己構成ビデオ回路を有するコンピュータ

3. 雑正をする者

事件との関係 特許出職人

名称(氏名) アブル・コンピュータ・インコーポ

レーテッド

4. 代理人

· 厨房 東京都千代田区永田町2丁目4番2号 秀和溶池ビル8階 山川国際特許事務所內

氏化 (6462) 弁理士 山川 段 拼列 5、補正命令の日付 平成 2年10月30日

6. 補正の対象

(1) 吸書の出職人の間

(2)委任状

7. 補正の対象

(1)別紙額書の通り

(2)別紙の通り

(3)図面の浄書(内容に変更なし)

